Re: [uanog] IPSec performance @ x86

Привет!

On 15 Feb 2017, at 11:46, Paul Arakelyan wrote: Может ограничения hardware AES в проце?

В среднестатистическом Xeon времён Sandy Bridge у каждого ядра есть AES порт, который на некоторых алгоритмах мелит одновременно до восьми 16-байтных блоков/8 циклов. В худшем случае он мелит один блок/8 циклов. Другими словами, вряд ли проц будет узким местом. Андрей